ID | 28740 | |||||||||||
---|---|---|---|---|---|---|---|---|---|---|---|---|
Build | iverilog-12.0-10.fc42 | |||||||||||
Name | iverilog | |||||||||||
Version | 12.0 | |||||||||||
Release | 10.fc42 | |||||||||||
Epoch | ||||||||||||
Arch | src | |||||||||||
Draft | False | |||||||||||
Summary | Icarus Verilog is a verilog compiler and simulator | |||||||||||
Description | Icarus Verilog is a Verilog compiler that generates a variety of engineering formats, including simulation. It strives to be true to the IEEE-1364 standard. | |||||||||||
Build Time | 2025-03-05 04:57:20 GMT | |||||||||||
Size | 2.78 MB | |||||||||||
91dc3a3ec75283310ba84bf739c7bcc6 | ||||||||||||
License | GPL-2.0-only | |||||||||||
Provides |
|
|||||||||||
Obsoletes | No Obsoletes | |||||||||||
Conflicts | No Conflicts | |||||||||||
Requires |
|
|||||||||||
Recommends | No Recommends | |||||||||||
Suggests | No Suggests | |||||||||||
Supplements | No Supplements | |||||||||||
Enhances | No Enhances | |||||||||||
Files |
|
|||||||||||
Component of | No Buildroots |